Реализация дискретного косинусного преобразования во входном блоке мемристорного нейропроцессора

Вестник ТюмГУ. Физико-математическое моделирование. Нефть, газ, энергетика.


Выпуск:

2019. Том 5. №1

Название: 
Реализация дискретного косинусного преобразования во входном блоке мемристорного нейропроцессора


Для цитирования: Писарев А. Д. Реализация дискретного косинусного преобразования во входном блоке мемристорного нейропроцессора / А. Д. Писарев // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2019. Том 5. № 1. С. 147-161. DOI: 10.21684/2411-7978-2019-5-1-147-161

Об авторе:

Писарев Александр Дмитриевич, кандидат технических наук, доцент кафедры экспериментальной и технической физики, заведующий лабораторией пучково-плазменных технологий НОЦ «Нанотехнологии», Тюменский государственный университет; spcb.doc@gmail.com

Аннотация:

Исследование относится к пограничной области между информационными нейросетевыми технологиями и мемристорной наноэлектроникой процессоров.

Искусственные и более сложные биоморфные нейронные сети с точки зрения информационных технологий представляют собой обучающиеся архитектуры, состоящие из большого числа простых вычислителей. Распределенность большого количества проводимых простых вычислений делает низкопроизводительными даже самые мощные стандартные процессорные системы. Поэтому в прогрессе развития нейросетей стала особо актуальной задача создания нейропроцессора.

Под нейропроцессором понимается аппаратное средство, специально разработанное для реализации модели нейронной сети эффективным образом. Крупные производители электроники (IBM, Google, Intel, Huawei) и многие другие научно-технические группы уже включились в гонку создания нейропроцессора. Задачи этого направления решаются не только с помощью отработанных кремниевых технологий, но и с применением новых элементов наноэлектроники, в том числе мемристоров.

В данной работе описана адаптация к аппаратному средству одного из вариантов быстрых алгоритмов дискретного косинусного преобразования, являющегося разновидностью методов Фурье. Важность настоящего исследования заключается в необходимости решения задачи ввода стандартной информации в нейропроцессор.

В качестве аппаратного средства применяется 3D логическая матрица, реализованная на нанотехнологичных элементах электроники — комбинированных мемристорно-диодных кроссбарах. В настоящей работе представлен способ повышения скорости фильтрации за счет применения простых операций, выполняемых параллельно в логических связанных блоках сверхбольшой 3D логической матрицы. Скорость работы такой системы может быть крайне высока, и определяется она временем одного тактового импульса, ограниченного лишь скоростью срабатывания инверторных элементов и распространением сигналов по шинам комбинированного мемристороно-диодного кроссбара.

Список литературы:

  1. Гонсалес Р. Мир цифровой обработки. Цифровая обработка изображений / Р. Гонсалес, Р. Вудс; пер. с англ. под ред. П. А. Чочиа. М.: Техносфера, 2005. 1072 с. 
  2. Писарев А. Д. SPICE-моделирование процессов ассоциативного самообучения и безусловного разобучения в логическом блоке нейропроцессора / А. Д. Писарев // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2018. Том 4. № 3. С. 132-145. DOI: 10.21684/2411-7978-2018-4-3-132-145
  3. Удовиченко С. Ю. Нейропроцессор на основе комбинированного мемристорно- диодного кроссбара / С. Ю. Удовиченко, А. Д. Писарев, А. Н. Бусыгин, О. В. Маевский // Наноиндустрия. 2018. № 5 (84). С. 344-355. DOI: 10.22184/1993-8578.2018.84.5.344.355
  4. Bobylev A. N. Neuromorphic coprocessor prototype based on mixed metal oxide memristors / A. N. Bobylev, A. N. Busygin, A. D. Pisarev, S. Yu. Udovichenko, V. A. Filippov // International Journal of Nanotechnology. 2017. Vol. 14. No 7/8. Pp. 698-704. DOI: 10.1504/IJNT.2017.083444
  5. Levy Y. Logic operations in memory using a memristive Akers array / Y. Levy, J. Bruck, Y. Cassuto, E. G. Friedman et al. // Microelectronics Journal. 2014. Vol. 45. No 11. Pp. 1429-1437. DOI: 10.1016/j.mejo.2014.06.006
  6. Li C. Analogue signal and image processing with large memristor crossbars / C. Li, M. Hu, Y. Li, H. Jiang et al. // Nature Electronics. 2018. Vol. 1. No 1. Pp. 52-59. DOI: 10.1038/s41928-017-0002-z
  7. Merolla P. A. A million spiking-neuron integrated circuit with a scalable communication network and interface / P. A. Merolla, J. V. Arthur, R. Alvarez-Icaza, A. S. Cassidy, J. Sawada, F. Akopyan, B. L. Jackson, N. Imam, C. Guo, Y. Nakamura, B. Brezzo, I. Vo, S. K. Esser, R. Appuswamy, B. Taba, A. Amir, M. D. Flickner, W. P. Risk, R. Manohar, D. S. Modha // Science. 2014. Vol. 345. No. 6197. Pp. 668-673. DOI: 10.1126/science.1254642
  8. Pisarev A. 3D memory matrix based on a composite memristor-diode crossbar for a neuromorphic processor / A. Pisarev, A. Busygin, S. Udovichenko, O. Maevsky // Microelectronic Engineering. 2018. Vol. 198. Pp. 1-7. DOI: 10.1016/j.mee.2018.06.008
  9. Prezioso M. Spike-timing-dependent plasticity learning of coincidence detection with passively integrated memristive circuits / M. Prezioso, M. R. Mahmoodi, F. M. Bayat, H. Nili, H. Kim, A. Vincent // Nature Communications. 2018. Vol. 9. No 1. P. 5311. DOI: 10.1038/s41467-018-07757-y
  10. Udovichenko S. 3D CMOS, memristor nanotechnology for creating logical and memory matrices of neuroprocessor / S. Udovichenko, A. Pisarev, A. Busygin, O. Maevsky // Nanoindustry. 2017. No 5. Pp. 26-34. DOI: 10.22184/1993-8578.2017.76.5.26.34