Логический коммутатор и запоминающее устройство на основе мемристорных ячеек для электрической схемы нейропроцессора

Об авторах:

Маевский Олег Васильевич, кандидат технических наук, директор ООО «Нанодевайсес»; oleg-maevsky@yandex.ru

Писарев Александр Дмитриевич, кандидат технических наук, доцент кафедры прикладной и технической физики, заведующий лабораторией пучково-плазменных технологий НОЦ «Нанотехнологии», Тюменский государственный университет; eLibrary AuthorID, ORCID, Scopus AuthorID, spcb.doc@gmail.com

Бусыгин Александр Николаевич, аспирант кафедры прикладной и технической физики, лаборант-исследователь НОЦ «Нанотехнологии», Тюменский государственный университет; eLibrary AuthorID, ScopusID, a.n.busygin@utmn.ru; ORCID: 0000-0002-3439-8067

Удовиченко Сергей Юрьевич, доктор физико-математических наук, профессор кафедры прикладной и технической физики, Физико-технический институт, руководитель НОЦ «Нанотехнологии», Тюменский государственный университет; eLibrary AuthorID, ResearcherID, ScopusID, udotgu@mail.ru

Аннотация:

Представлены топология и электрические схемы ячеек на основе мемристоров, полученных путем интеграции мемристоров, диодов и КМОП платформы. Такие ячейки предлагается использовать в качестве коммутатора логических элементов и в запоминающем устройстве, которые позволяют создать микроконтроллер и нейропроцессор с энергонезависимой памятью, высоким быстродействием и малым энергопотреблением. При этом замена в логических схемах полевых транзисторов на мемристоры существенно уменьшает площадь активных элементов на кристалле микроконтроллера и упрощает цепи программирования.

Список литературы:

1. Бусыгин А. Н. Особенности моделирования работы биоморфной нейросети на электронном устройстве с энергонезависимой памятью и низким потреблением энергии / А. Н. Бусыгин, А. Д. Писарев, А. Ю. Кузьменко, В. А. Филиппов // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2016. № 1. С. 92-100. DOI: 10.21684/2411-7978-2016-2-1-92-100
2. Ракитин В. В. Интегральные схемы на KМОП-транзисторах. Учебное пособие / В. В. Ракитин // Москва, 2007. 307 с.
3. Удовиченко С. Ю. Прототип нейроморфного сопроцессора на основе мемристоров из смешанного оксида металлов / С. Ю. Удовиченко, А. Н. Бобылев, А. Н. Бусыгин, А. Д. Писарев, В. А. Филиппов // Сборник тезисов VI конференции Нанотехнологического общества России. 2016. C. 29-32.
4. Adam G. C. Optimized Stateful Material Implication Logic For 3D Data Manipulation / G. C. Adam, B. D. Hoskins, M. Prezioso, D. V. Strukov et al. // Nano Research. 2016. Vol. 9. № 12. Pp. 3914-3923.
5. Bobylev A. N. The Electrical Properties of Memristor Devices TiN/Tix Al1-x Oy/TiN Produced by Magnetron Sputtering / A. N. Bobylev, S. Yu. Udovichenko // Russian Microelectronics. 2016. Vol. 45. No 6. Pp. 396-401. DOI: 10.1134/S1063739716060020
6. Chevallier C. J. A 0.13μm 64Mb Multi-Layered Conductive Metal-Oxide Memory / C. J. Chevallier, C. H. Siau, S. F. Lim, S. R. Namala et al. // IEEE International Solid-State Circuits Conference. 2010. Pp. 260-261.
7. Demin V. A. Hardware Elementary Perceptron Based on Polyanilin Memristive Devices / V. A. Demin, V. V. Erokhin, A. V. Emelyanov, S. Battistoni et al. // Organic Electronics. 2015. Vol. 25. Pp.16-20.
8. Levy Y. Logic Operations in Memory Using a Memristive Akers Array / Y. Levy, J. Bruck, Y. Cassuto, E. G. Friedman et al. // Microelectronics Journal. 2014. Vol. 45. Pp. 1429-1437. DOI: 10.1016/j.mejo.2014.06.006
9. Liu T. A 130.7-mm 2-Layer 32-Gb ReRAM Memory Device in 24-nm Technology / T. Liu, T. H. Yan, R. Scheuerlein, Y. Chen et al. // IEEE Journal of solid-state circuits. 2014. Vol. 49. No 1. Pp. 140-149.
10. Xia O. Memristor-CMOS hybrid Integrated Circuits for Configurable Logic / O. Xia, W. Robinett, M. Cumbie, N. Banerjee et al. // Nano Letters. 2009. Vol. 9. No 10. Pp. 3640-3645.