

Абдулла Хайдар Абдо ИБРАГИМ¹
Сергей Юрьевич УДОВИЧЕНКО²

УДК 519.6, 004.421

АЛГОРИТМЫ ДЛЯ ПОСТРОЕНИЯ И МОДЕЛИРОВАНИЯ РАБОТЫ БОЛЬШИХ ЭЛЕКТРИЧЕСКИХ ЦЕПЕЙ С МЕМРИСТОРНО-ДИОДНЫМИ КРОССБАРАМИ В БИОМОРФНОМ НЕЙРОПРОЦЕССОРЕ*

¹ аспирант кафедры прикладной и технической физики, Физико-технический институт, Тюменский государственный университет; младший научный сотрудник, Лаборатория наноматериалов и наноэлектроники, Центр природовдохновленного инжиниринга, Тюменский государственный университет
abdulla.ybragim@mail.ru; ORCID: 0000-0002-1709-9882

² доктор физико-математических наук, профессор кафедры прикладной и технической физики, Физико-технический институт, Тюменский государственный университет; научный руководитель, Центр природовдохновленного инжиниринга, Тюменский государственный университет
udotgu@mail.ru; ORCID: 0000-0003-3583-7081

Аннотация

Биоморфный нейропроцессор является аппаратной реализацией импульсной нейросети; в нем поступающая информация из набора чисел преобразуется в импульсы, а выходящая — наоборот, из импульсов в двоичный код. Для автоматизированного построения электрических схем входного кодирующего и выходного декодирующего устройств нейропроцессора с помощью сверхбольших логических матриц на основе мемристорно-диодного

* Работа выполнена при финансовой поддержке РФФИ (грант № 20-37-90003).

Цитирование: Ибрагим А. Х. А. Алгоритмы для построения и моделирования работы больших электрических цепей с мемристорно-диодными кроссбарами в биоморфном нейропроцессоре / А. Х. А. Ибрагим, С. Ю. Удовиченко // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2022. Том 8. № 4 (32). С. 163-178.

DOI: 10.21684/2411-7978-2022-8-4-163-178

кроссбара разработаны соответствующие алгоритмы. Для последующего имитационного моделирования обработки информации в этих устройствах, а также в запоминающей матрице нейропроцессора создан алгоритм для расчета больших электрических схем с мемристорно-диодными кроссбарами. Этот алгоритм моделирования построен на основе известного алгоритма симулятора SPICE и включает оригинальные математические модели мемристора и селективного элемента диода Зенера, в том числе алгоритм моделирования резистивного переключения мемристора.

Результаты имитационного моделирования с помощью разработанных алгоритмов и соответствующих программ показали работоспособность построенных электрических схем входного устройства в режиме кодирования двоичного числа в частоту импульсов популяцией из трех нейронов и выходного устройства нейропроцессора в режиме декодирования поступающих от нейронов импульсов в двоичный формат, включая работоспособность запоминающей матрицы при взвешивании и суммировании импульсов.

Созданные алгоритмы моделирования и комплекс программ на их основе может быть использован для эффективного решения инженерно-технической задачи изготовления биоморфного нейропроцессора, требующей имитационного моделирования обработки информации в отдельных устройствах нейропроцессора, построенных на основе больших мемристорно-диодных массивов, с целью оптимизации их параметров.

Ключевые слова

Биоморфный нейропроцессор, мемристорно-диодный кроссбар, запоминающая матрица, входной кодирующий и выходной декодирующий блоки, имитационное моделирование, алгоритм, автоматическое построение электрических схем.

DOI: 10.21684/2411-7978-2022-8-4-163-178

Введение

В [11] представлена разработка биоморфного нейропроцессора на основе нового компонента наноэлектроники — мемристорно-диодного кроссбара [8] — для традиционных задач обработки информации, а также для воспроизведения работы кортикальной колонки мозга или ее фрагмента.

Аналогов разработанного биоморфного нейропроцессора нет. Его уникальность обусловлена построением с помощью оригинальной электрической биоморфной схемы нейрона, кроме того, он является биоморфным еще и с точки зрения выполнения функций нейросети, созданной посредством оригинальной программной биоморфной модели нейрона [12]. Поскольку биоморфный нейропроцессор является аппаратной реализацией импульсной нейросети, необходимо преобразовать поступающую информацию из набора чисел в импульсы. В [5] представлено входное устройство нейропроцессора на основе логической матрицы с мемристорно-диодным кроссбаром, предназначенное для первичной обработки звуковых и видеосигналов. Выходное устройство нейропроцессора включает унифицированную логическую матрицу и производит декодирование импульсов, поступающих из аппаратной нейронной сети, в двоичный код [3].

С целью демонстрации работоспособности запоминающей матрицы, входного кодирующего и выходного декодирующего блоков нейропроцессора необходимо было разработать алгоритмы и на их основе комплекс проблемно-ориентированных программ, предназначенных для имитационного моделирования работы больших электрических схем с мемристорно-диодными кроссбарами, а также для автоматического построения электрических схем входного и выходного устройств нейропроцессора, включающих логическую матрицу с мемристорно-диодным кроссбаром. Описание этого комплекса программ представлено в [7].

Для построения алгоритма моделирования работы больших электрических схем с мемристорно-диодными кроссбарами вначале необходимо разработать алгоритм моделирования работы отдельного мемристора — его резистивного переключения из низкопроводящего в высокопроводящее состояние, построенного при анализе математической модели теплопереноса зарядов в электрическом поле мемристорного слоя [1].

В настоящем сообщении представлены алгоритмы, на основе которых созданы указанные программы, а также приведены результаты имитационного моделирования обработки информации в запоминающей матрице, кодирующем и декодирующем устройствах биоморфного нейропроцессора.

Алгоритм для моделирования работы больших электрических схем, содержащих мемристорно-диодные кроссбары

Алгоритм моделирования больших электрических схем, содержащих мемристорно-диодные кроссбары, построен на основе известного алгоритма симулятора SPICE и включает в себя оригинальные математические модели мемристора и селективного элемента диода Зенера, алгоритм моделирования резистивного переключения мемристора.

Электрическая схема в классической программе SPICE задается как набор элементов электроники и связей между ними. Набор элементов электроники включает SPICE-модели транзисторов, диодов и т. д. К этому набору добавлена идеальная модель мемристора [4], в которой изменения параметра состояния дополнительно были жестко зафиксированы в интервале от 0 до 1. Такое ограничение необходимо, поскольку неабсолютная точность рациональных чисел в компьютерной системе приводит к выходу параметра состояния за границы допустимого интервала и, как следствие, к неправильной работе модели. Для диода Зенера построена идеализированная модель, нелинейная вольт-амперная характеристика, представляющая собой кусочную функцию из трех прямых линий (рис. 1), в которой сопротивление остается высоким в диапазоне от напряжения обратимого пробоя до напряжения открытия $p-n$ -перехода.

Таким образом, симулятор заменяет диод резистором с соответствующим значением сопротивления. Вносимая при этом упрощении ошибка мала, когда мемристорно-диодный кроссбар работает в цифровом режиме, и напряжение на диодах Зенера не приближается к пороговым значениям открытия и обратного пробоя диода. На рис. 2 представлена схема алгоритма моделирования больших мемристорно-диодных массивов.




Рис. 1. Сравнение вольт-амперных характеристик идеализированной (красная кривая) и детальной (синяя кривая) моделей диода Зенера

Fig. 1. Comparison of an idealized (red curve) and a detailed (blue curve) Zener diode models




Рис. 2. Схема алгоритма моделирования больших мемристорно-диодных массивов

Fig. 2. Schematic diagram of the algorithm for modeling large memristor-diode arrays

К классической схеме алгоритма SPICE добавлены два блока А и Б. Первый блок обеспечивает процесс моделирования работы больших электрических схем в режиме идеальной модели мемристора, а второй блок — в режиме итерационного алгоритма резистивного переключения мемристора, который может быть построен на основе анализа полной математической модели процессов стационарного теплопереноса кислородных вакансий и ионов в оксидном слое [6].

Алгоритм расчета переходного процесса является многошаговым. На каждом шаге интегрирования автоматически определяется рабочая точка — токи и напряжения нелинейных компонентов. При определении рабочей точки нелинейной цепи напряжения и токи источников сигнала полагаются равными нулю, индуктивные элементы заменяются коротким замыканием, а емкостные — разрывом.

Расчет рабочей точки ведется итеративным методом Ньютона — Рафсона. На каждой итерации нелинейные компоненты заменяются линеаризованными схемами замещения, соответствующими режиму этого компонента.

Итерационный алгоритм моделирования процесса резистивного переключения мемристора

Блок Б на рис. 2 является итерационным алгоритмом моделирования процесса резистивного переключения мемристора, который построен на основе анализа математической модели процессов стационарного массопереноса кислородных вакансий и ионов и включает их генерацию, рекомбинацию, диффузию и дрейф в электрическом поле в структуре «металл — оксид — металл» при доминирующем транспортном механизме туннелирования электронов через кислородные вакансии [2]. Схема итерационного алгоритма моделирования процесса резистивного переключения мемристора из низкопроводящего в высокопроводящее состояние представлена на рис. 3, в которой используются из [2]: нелинейное дифференциальное уравнение первого порядка для концентрации вакансий (3); выражения (4)-(6) для концентрации и плотности тока захваченных электронов; формула для расчета самосогласованного электрического поля (11) и итерационная формула для концентрации вакансий (14). Скалярное поле концентраций вакансий рассчитывается путем численного решения задачи Коши для уравнения (3) методом Эйлера.

Этот алгоритм моделирования важен для программирования резистивных состояний мемристоров в больших матрицах, а также при реализации ассоциативного самообучения аппаратной нейросети нейропроцессора, построенной на основе запоминающей матрицы с мемристорно-диодным кроссбаром.




Рис. 3. Схема итерационного алгоритма моделирования процесса резистивного переключения мемристора

Fig. 3. Schematic of an iterative algorithm for modeling the process of resistive switching of a memristor

С помощью программы MDC-SPICE, созданной на основе разработанного алгоритма моделирования, выполнена оценка затухания напряжения при возрастании количества ячеек в запоминающей матрице с мемристорно-диодным кроссбаром [10]. Запоминающая матрица на основе мемристорно-диодного кроссбара предназначена для взвешивания и суммирования отдельных импульсов, поступающих из входного кодирующего блока нейропроцессора. Численный расчет процесса прохождения одного импульса амплитудой 1 В в запоминающей матрице показывает (рис. 4) деградацию выходного напряжения в зависимости от размера квадратной матрицы $N \times N$ для $R = R_{off} / R_{on} = 10, 100, 1\,000$, где R_{off} — сопротивление мемристора в закрытом состоянии, R_{on} — в открытом состоянии.




Рис. 4. Электрическая схема трехмерной запоминающей матрицы, в которой взвешиваются и суммируются отдельные импульсы (а). Зависимость выходного напряжения от размера матрицы при последовательном чтении (б)

Fig. 4. Electrical circuit of a three-dimensional memory matrix fragment, three colors correspond to three composite crossbars (a). Dependence of the output voltage on the matrix size (б)

Из рис. 4 видно, что при отсутствии в ячейках диода Зенера выходное напряжение снижается практически до нуля уже в 3×3 матрице. При добавлении диода Зенера происходит снижение выходного напряжения в пределах от 50 до 70% в матрице того же размера, а дальнейшее увеличение размера матрицы слабо влияет на величину выходного сигнала. Медленно изменяющийся уровень выходного напряжения $\sim 0,3$ В достаточен для выполнения дальнейшей процедуры суммирования. Размер матрицы при этом оказывается $1\,000 \times 1\,000$ — это значение считается сверхбольшим. Следовательно, матрица с комплементарными мемристорами и без нелинейного селективного элемента не может быть использована в качестве сверхбольшой матрицы нейропроцессора.

Алгоритм автоматического построения электрической схемы входного кодирующего устройства

Разработан алгоритм (рис. 5) процесса автоматического построения электрической схемы входного кодирующего устройства на основе логической матрицы с мемристорно-диодным кроссбаром.




Рис. 5. Алгоритм автоматического построения электрической схемы входного кодирующего устройства

Fig. 5. Algorithm for automatic building of the electric circuit of the input encoding unit

На основе этого алгоритма создана программа, состоящая из обработчика входных данных, подпрограммы синтеза электрической схемы и подпрограммы формирования выходного текстового файла. Синтез электрической схемы выполняется программой на нескольких уровнях абстракции: сначала собираются элементарные цепи «мемристор — диод», затем массивы этих цепей — кроссбары, после чего кроссбары объединяются в совершенные дизъюнктивные нормальные формы (СДНФ). Каждая из СДНФ содержит одну матрицу конъюнкций и одну матрицу дизъюнкций. Результатом работы программы является текстовый файл, содержащий описание электрической схемы входного блока с использованием стандартного SPICE-синтаксиса.

С помощью представленного алгоритма и программы на его основе построена электрическая схема импульсного кодирования информации, которая содержит одну СДНФ (рис. 6а). На подтягивающие резисторы в матрице конъюнкций подаются импульсы с линий задержек (рис. 6б).

Для демонстрации работоспособности кодирующего устройства взят один из режимов кодирования информации (представляющей собой набор величин — яркости пикселей, амплитуды составляющих частот звукового сигнала — с определенными значениями) — кодирование двоичного числа в частоту импульсов с помощью популяции из трех нейронов.




Рис. 6. Электрическая схема кодирующего устройства:
 а — реализация совершенной дизъюнктивной нормальной формы на базе мемристорно-диодного кроссбара; б — линия задержки

Fig. 6. The main components of the input unit: а — an electrical circuit that implements a disjunctive normal form; б — a delay line of the encoder

На рис. 7 приведены результаты моделирования в программе MDC-SPICE процесса кодирования числа n в частоту импульсов схемой (в режиме работы трех виртуальных нейронов — выходных каналов).

В такой схеме кодирования информации на основе двух логических матриц и линий задержек преобразование выполняется в матрице конъюнкций: входной двоичный код разрешает прохождение определенных импульсов от линий задержек в матрицу дизъюнкций. Схема является универсальной, поскольку позволяет реализовать и другие способы импульсного кодирования входной информации, представленной двоичными числами: кодирование в задержки, а также одновременное кодирование в частоту и задержки популяцией нейронов.




Рис. 7. Моделирование режима кодирования числа в частоту популяцией из трех нейронов: а — изменение входного числа во времени; б — выходные импульсы; в — функция преобразования числа n в частоту f ; г — карта проводимости мемристоров (красный цвет — высокая проводимость, синий — низкая проводимость)

Fig. 7. SPICE simulation of the coding with a population of three neurons: а — input number variation with time; б — output pulses; в — number n to frequency f transformation function; г — conductance map of memristors (red color — high conductivity, blue color — low conductivity)

Алгоритм автоматического построения электрической схемы выходного декодирующего устройства

На выходное устройство поступает информация, полученная в нейронном блоке нейропроцессора в импульсном формате представления данных (например, чисел), характерном для искусственных спайковых нейронных сетей, которые наиболее приближены к биологическим нейронным системам [9]. При работе выходного устройства отсутствует необходимость в операциях сжатия и фильтрации информационного потока, которые выполняются во входном устройстве нейропроцессора. Таким образом, основной операцией выходного устройства является перекодировка формата данных спайковых нейронных сетей в стандартное цифровое представление.

Алгоритм автоматического построения выходного устройства на основе универсальной логической матрицы с мемристорно-диодным кроссбаром представлен на рис. 8. Он отличается от алгоритма для входного устройства только набором входных параметров.

На основе этого алгоритма создана программа для автоматического построения электрической схемы выходного блока, который также содержит три подпрограммы и отличается от программы построения входного блока другим набором входных данных и, соответственно, обработчиком входных данных и подпрограммой синтеза электрической схемы.




Рис. 8. Алгоритм автоматического построения электрической схемы выходного декодирующего устройства

Fig. 8. The algorithm for automatic building of the electrical circuit of the output decoding unit

В качестве тестового примера с помощью этой программы построена электрическая схема выходного устройства, выполняющая с помощью логической матрицы (рис. 9) декодирование двухразрядного импульсного сигнала от популяции нейронов в двухразрядное число с использованием генератора бинарных чисел.




Рис. 9. Электрическая схема и результаты моделирования процесса декодирования двухразрядного импульсного сигнала в двухразрядное число с использованием генератора бинарных чисел

Fig. 9. Circuit diagram and simulation results of decoding a position-time two-bit pulse signal into a two-bit number using a binary number generator

Результаты численного моделирования в специализированной программе MDC-SPICE работы выходного устройства представлены на диаграмме на рис. 9 справа, по которой можно определить декодированное значение.

Для примера в качестве выходного стандартного сигнала выбрано шестнадцатеричное двухразрядное число, представленное стандартным байтом информации в параллельном коде. Реализация этой схемы может быть выполнена в одном слое логической матрицы. Значения преобразуемой величины на входе показаны на диаграммах сигналами «вход_0» и «вход_1». Компактность схемы достигнута за счет применения генератора двоичных чисел, установленного на периферии мемристорной логической матрицы.

Заключение

Разработан алгоритм для проблемно-ориентированной программы MDC-SPICE, предназначенной для имитационного моделирования работы больших электрических схем с мемристорно-диодными кроссбарами. Алгоритм моделирования построен на основе известного алгоритма симулятора SPICE и включает оригинальные идеальные модели мемристора и селективного элемента диода Зенера, а также итерационный алгоритм моделирования резистивного переключения мемристора. Последний алгоритм построен на основе анализа математической модели процессов стационарного массопереноса кислородных вакансий и ионов, включающей их генерацию, рекомбинацию, диффузию и дрейф в электрическом поле в структуре «металл — оксид — металл» при доминирующем транспортном механизме туннелирования электронов через кислородные вакансии.

Разработаны алгоритмы для автоматического построения электрических схем входного кодирующего и выходного декодирующего устройств биоморфного нейропроцессора, содержащих универсальную логическую матрицу с мемристорно-диодным кроссбаром. Эти алгоритмы ускоряют процесс создания электрических схем входного и выходного устройств для последующего моделирования их работы в программе MDC-SPICE с учетом специфических физических процессов, протекающих в мемристорах.

С помощью проблемно-ориентированных программ, созданных на основе разработанных алгоритмов моделирования, показана работоспособность построенного входного устройства биоморфного нейропроцессора в режиме кодирования двоичного числа в частоту импульсов популяцией из трех нейронов и работоспособность построенного выходного устройства в режиме декодирования поступающих от нейронного блока импульсов в двоичный формат. Продемонстрирована работоспособность запоминающей матрицы с мемристорно-диодным кроссбаром в режиме взвешивания и суммирования отдельных импульсов, поступающих из входного кодирующего устройства нейропроцессора.

Созданные алгоритмы моделирования и комплекс программ на их основе могут быть использованы для эффективного решения инженерно-технической

задачи изготовления биоморфного нейропроцессора, требующей имитационного моделирования обработки информации в отдельных устройствах нейропроцессора, построенных на основе больших мемристорно-диодных массивов, с целью оптимизации их параметров.

СПИСОК ЛИТЕРАТУРЫ

1. Ибрагим А. Х. А. Математическое моделирование резистивного переключения в мемристоре на основе полной модели процессов массопереноса кислородных вакансий и ионов / А. Х. А. Ибрагим, А. Н. Бусыгин, С. Ю. Удовиченко // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2022. Том 8. № 2 (30). С. 198-214. DOI: 10.21684/2411-7978-2022-8-2-198-214
2. Ибрагим А. Х. А. Математическое моделирование резистивных состояний и динамического переключения мемристора на основе оксида металла / А. Х. А. Ибрагим, С. Ю. Удовиченко // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2020. Том 6. № 2 (22). С. 127-144. DOI: 10.21684/2411-7978-2020-6-2-127-144
3. Удовиченко С. Ю. Биоморфный нейропроцессор — прототип компьютера нового поколения, являющегося носителем искусственного интеллекта. Часть 2 / С. Ю. Удовиченко, А. Д. Писарев, А. Н. Бусыгин, А. Н. Бобылев // Наноиндустрия. 2021. Том 14. № 1 (103). С. 68-80. DOI: 10.22184/1993-8578.2021.14.1.68.79
4. Bielek D. Reliable SPICE simulations of memristors, memcapacitors and meminductors / D. Bielek, M. Di Ventura, Yu. V. Pershin // Radioengineering. 2013. Vol. 22. No. 4. Pp. 945-968. DOI: 10.48550/arXiv.1307.2717
5. Busygin A. N. Input device for a biomorphic neuroprocessor based on a memristor-diode crossbar for the pulse coding of information / A. N. Busygin, A. H. A. Ebrahim, A. D. Pisarev, S. Yu. Udovichenko // Nanobiotechnology Reports. 2021. Vol. 16. No. 6. Pp. 798-803. DOI: 10.1134/S2635167621060069
6. Busygin A. N. Mathematical model of metal-oxide memristor resistive switching based on full physical model of heat and mass transfer of oxygen vacancies and ions / A. N. Busygin, S. Yu. Udovichenko, A. H. A. Ebrahim, A. N. Bobilev, A. A. Gubin // Physica Status Solidi (A). 2022. DOI: 10.1002/pssa.202200478
7. Ebrahim A. H. A. Automatic building of electrical circuits of biomorphic neuroprocessor units and visualization of their numerical simulation / A. H. A. Ebrahim, S. Yu. Udovichenko // Science and Global Challenges of the 21st Century — Science and Technology. Perm Forum 2021. Lecture Notes in Networks and Systems / ed. by A. Rocha, E. Isaeva. Cham: Springer, 2021. Vol. 342. Pp. 16-23. DOI: 10.1007/978-3-030-89477-1_2
8. Filippov V. A. A biomorphic neuron model and principles of designing a neural network with memristor synapses for a biomorphic neuroprocessor / V. A. Filippov, A. N. Bobilev, A. N. Busygin, A. D. Pisarev, S. Yu. Udovichenko // Neural Computing and Applications. 2019. Vol. 32. No. 7. Pp. 2471-2485. DOI: 10.1007/s00521-019-04383-7
9. Gollisch T. Rapid neural coding in the retina with relative spike latencies / T. Gollisch, M. Meister // Science. 2008. Vol. 319. No. 5866. Pp. 1108-1111. DOI: 10.1126/science.1149639

10. Pisarev A. D. 3D memory matrix based on a composite memristor-diode crossbar for a neuromorphic processor / A. D. Pisarev, A. N. Busygin, S. Yu. Udovichenko, O. V. Maevsky // *Microelectronic Engineering*. 2018. Vol. 198. Pp. 1-7.
DOI: 10.1016/j.mee.2018.06.008
11. Pisarev A. D. A biomorphic neuroprocessor based on a composite memristor-diode crossbar / A. D. Pisarev, A. N. Busygin, S. Yu. Udovichenko, O. V. Maevsky // *Microelectronics Journal*. 2020. Vol. 102. Art. 104827. DOI: 10.1016/j.mejo.2020.104827
12. Pisarev A. D. Fabrication technology and electrophysical properties of a composite memristor-diode crossbar used as a basis for hardware implementation of a biomorphic neuroprocessor / A. D. Pisarev, A. N. Busygin, A. N. Bobylev, A. A. Gubin, S. Yu. Udovichenko // *Microelectronic Engineering*. 2021. Vol. 236. Art. 111471.
DOI: 10.1016/j.mee.2020.111471

Abdulla H. A. EBRAHIM¹
Sergey Yu. UDOVICHENKO²

UDC 519.6, 004.421

ALGORITHMS FOR BUILDING AND OPERATION MODELING OF LARGE ELECTRICAL CIRCUITS WITH MEMRISTOR-DIODE CROSSBARS IN A BIOMORPHIC NEUROPROCESSOR*

¹ Postgraduate Student, Department of Applied and Technical Physics,
Institute of Physics and Technology, University of Tyumen;
Junior Researcher, Nanomaterials and Nanoelectronics Laboratory,
Center for Nature-Inspired Engineering, University of Tyumen
abdulla.ybragim@mail.ru; ORCID: 0000-0002-1709-9882

² Dr. Sci. (Phys.-Math.), Professor, Department of Applied and Technical Physics,
Institute of Physics and Technology, University of Tyumen; Scientific Director,
Center for Nature-Inspired Engineering, University of Tyumen
udotgu@mail.ru; ORCID: 0000-0003-3583-7081

Abstract

The biomorphic neuroprocessor is the hardware implementation of the impulse neural network in which incoming information from a set of numbers is converted into impulses, and outgoing information, on the contrary, from impulses into binary code. For the automatic building of electrical circuits of the input coding and output decoding units in neuroprocessor using ultra-large logic matrices based on a memristor-diode crossbar, appropriate algorithms have been developed. For the subsequent imitation modeling of information processing in these units, as well as in the memory matrix of the neuroprocessor, the algorithm for calculating large electrical circuits containing memristor-diode crossbars has been created. This simulation algorithm is based on the well-known algorithm of Simulation Program with Integrated

* This work was supported by the Russian Foundation for Basic Research (grant No. 20-37-90003).

Citation: Ebrahim A. H. A., Udovichenko S. Yu. 2022. "Algorithms for building and operation modeling of large electrical circuits with memristor-diode crossbars in a biomorphic neuroprocessor". Tyumen State University Herald. Physical and Mathematical Modeling. Oil, Gas, Energy, vol. 8, no. 4 (32), pp. 163-178.

DOI: 10.21684/2411-7978-2022-8-4-163-178

Circuit Emphasis and includes original mathematical models of the memristor and the selective element of the Zener diode, as well as the algorithm for modeling the resistive switching of the memristor. The results of imitation modeling using the developed algorithms and corresponding programs showed the operability of the constructed electrical circuits of the input unit in the mode of encoding a binary number into a impulse frequency by a population of three neurons and the output unit of a neuroprocessor that decodes the impulses coming from neurons into binary format as well as the operability of the memory matrix under weighting and summing impulses. The created algorithms and programs package based on them can be used to effectively solve the engineering and technical problem of manufacturing a biomorphic neuroprocessor that requires modeling of information processing in individual neuroprocessor units based on large memristor-diode arrays in order to optimize their parameters.

Keywords

Biomorphic neuroprocessor, memristor-diode crossbar, memory matrix, input and output units, imitation modeling, algorithm, automatic building of electrical circuits.

DOI: 10.21684/2411-7978-2022-8-4-163-178

REFERENCES

1. Ebrahim A. H. A., Busygin A. N., Udovichenko S. Yu. 2022. "Mathematical modeling of memristor resistive switching based on mass transfer full model of oxygen vacancies and ions". Tyumen State University Herald. Physical and Mathematical Modeling. Oil, Gas, Energy, vol. 8, no. 2 (30), pp. 198-214. DOI: 10.21684/2411-7978-2022-8-2-198-214 [In Russian]
2. Ebrahim A. H. A., Udovichenko S. Yu. 2020. "Mathematical modeling of resistive states and dynamic switching of a metal oxide memristor". Tyumen State University Herald. Physical and Mathematical Modeling. Oil, Gas, Energy, vol. 6, no. 2 (22), pp. 127-144. DOI: 10.21684/2411-7978-2020-6-2-127-144 [In Russian]
3. Udovichenko S. Yu., Pisarev A. D., Busygin A. N., Bobylev A. N. 2021. "Biomorphous neuroprocessor — prototype of a new generation computer being a carrier of artificial intelligence. Part 2". Nanoindustry, vol. 14, no. 1 (103), pp. 68-80. DOI: 10.22184/1993-8578.2021.14.1.68.79 [In Russian]
4. Biolek D., Di Ventra M., Pershin Yu. V. 2013. "Reliable SPICE simulations of memristors, memcapacitors and meminductors". Radioengineering, vol. 22, no. 4, pp. 945-968. DOI: 10.48550/arXiv.1307.2717
5. Busygin A. N., Ebrahim A. H. A., Pisarev A. D., Udovichenko S. Yu. 2021. "Input device for a biomorphic neuroprocessor based on a memristor-diode crossbar for the pulse coding of information". Nanobiotechnology Reports, vol. 16, no. 6, pp. 798-803. DOI: 10.1134/S2635167621060069
6. Busygin A. N., Udovichenko S. Yu., Ebrahim A. H. A., Bobylev A. N., Gubin A. A. 2022. "Mathematical model of metal-oxide memristor resistive switching based on full physical model of heat and mass transfer of oxygen vacancies and ions". Physica Status Solidi (A). DOI: 10.1002/pssa.202200478

7. Ebrahim A. H. A., Udovichenko S. Yu. 2022. "Automatic building of electrical circuits of biomorphic neuroprocessor units and visualization of their numerical simulation". In: Rocha A., Isaeva E. (eds.). *Science and Global Challenges of the 21st Century — Science and Technology. Perm Forum 2021. Lecture Notes in Networks and Systems*, vol. 342, pp. 16-23. Cham: Springer. DOI: 10.1007/978-3-030-89477-1_2
8. Filippov V. A., Bobylev A. N., Busygin A. N., Pisarev A. D., Udovichenko S. Yu. 2019. "A biomorphic neuron model and principles of designing a neural network with memristor synapses for a biomorphic neuroprocessor". *Neural Computing and Applications*, vol. 32, no. 7, pp. 2471-2485. DOI: 10.1007/s00521-019-04383-7
9. Gollisch T., Meister M. 2008. "Rapid neural coding in the retina with relative spike latencies". *Science*, vol. 319, no. 5866, pp. 1108-1111. DOI: 10.1126/science.1149639
10. Pisarev A. D., Busygin A. N., Udovichenko S. Yu., Maevsky O. V. 2018. "3D memory matrix based on a composite memristor-diode crossbar for a neuromorphic processor". *Microelectronic Engineering*, vol. 198, pp. 1-7. DOI: 10.1016/j.mee.2018.06.008
11. Pisarev A. D., Busygin A. N., Udovichenko S. Yu., Maevsky O. V. 2020. "A biomorphic neuroprocessor based on a composite memristor-diode crossbar". *Microelectronics Journal*, vol. 102, art. 104827. DOI: 10.1016/j.mejo.2020.104827
12. Pisarev A. D., Busygin A. N., Bobylev A. N., Gubin A. A., Udovichenko S. Yu. 2021. "Fabrication technology and electrophysical properties of a composite memristor-diode crossbar used as a basis for hardware implementation of a biomorphic neuroprocessor". *Microelectronic Engineering*, vol. 236, art. 111471. DOI: 10.1016/j.mee.2020.111471